自考14263数字逻辑设计考试大纲（2025年版）

湖南 省高 等教 育自 学考 试课 程考 试大 纲数字逻辑设计 （课程代码：14263） 湖南省教育考试院组编 2025 年 6 月高等教育自学考试课程考试大纲课程名称：数字逻辑设计课程代码：14263

第一部分

课程性质与目标

一、课程性质与特点

数字逻辑设计是高等教育自学考试计算机科学与技术专业的选考课程。它系统阐述了数字逻辑电路的基本概念、理论与设计方法，涵盖从基础逻辑门电路到复杂时序电路的丰富内容，理论与实践紧密相连，为后续深入学习计算机硬件、数字信号处理等课程奠定关键基础，是掌握数字系统设计与分析的重要基石。

二、课程目标与基本

要求通过本课程学习，考生应达到以下目标：

1.深入理解数字逻辑电路的基本概念、原理，精准把握逻辑门、触发器等基础单元的工作机制。

2.熟练运用逻辑代数理论对数字电路进行简洁、高效的描述与分析，能基于逻辑表达式设计、化简数字电路。

3.掌握多种组合逻辑电路（如加法器、编码器、译码器）与时序逻辑电路（如计数器、寄存器）的设计方法，具备独立构建数字系统的能力。

4.能运用所学知识分析实际数字电路问题，并提出切实可行的解决方案。

三、与本专业其他课程的关系

本课程是计算机专业课程体系的基石。它为后续计算机组成原理、数字信号处理、嵌入式系统等课程提供必要的数字电路基础知识与技能。深入理解本课程内容， 有助于更好地掌握计算机系统硬件架构、数字信号处理算法实现以及嵌入式系统设计等复杂知识体系。

第二部分

考核内容与考核目标

第一章 概述

本章需了解数字逻辑电路的发展简史、模拟信号电路和数字信号电路系统，了解数字系统的设计和 8 位模型计算机基本结构与原理。

（一）数字逻辑电路的发展简史（次重点）识记：数字逻辑电路的发展简史（二）模拟与数字（次重点）识记：1.模拟信号

2.数字信号

3.数字系统

理解：模拟信号和数字信号及其区别。

（三）典型数字系统实例—8 位模型计算机（次重点）

理解：1.数字系统的设计方法

2.8 位模型计算机的基本结构与原理

第二章 数制和码制

本章需掌握数制与码制转换规则，掌握一些常用的编码，理解原码、反码和补码。本章的难点是不同进制的相互转换、BCD 编码、格雷码、奇偶校验码、补码等。

（一）几种常用的数制（重点）识记：1.二进制

2.十进制

3.八进制

4.十六进制

理解：不同数制间转换原理，如二进制转十进制的权展开法等应用：运用数制转换规则完成不同进制互相转换。

（二）编码（重点）

识记：编码方式

理解：1. BCD 码

2.格雷码

3.奇偶校验码

（三）原码、反码和补码（次重点）

理解：1.原码

2.反码

3.补码

第三章 逻辑代数基础

本章需掌握逻辑代数基本定理和逻辑函数的化简方法，为电路设计优化筑牢基础。本章的难点是逻辑函数化简和卡诺图化简。

（一）逻辑代数中的基本运算（重点）

理解：1.与、或、非三种基本运算

2.复合运算

（二）逻辑代数的基本定律和常用公式（重点）

理解：1.逻辑代数的基本定律

2.逻辑代数的常用公式（三）逻辑函数（次重点）识记：1.逻辑函数的定义

2.逻辑函数的约束条件（四）逻辑函数的表示（重点）

理解：1.真值表

2.逻辑代数式

3.卡诺图

4.逻辑图

（五）逻辑代数的三个规则（次重点）

理解：1.代入规则

2.反演规则

3.对偶规则

（六）逻辑函数的化简方法（重点）

应用：1.逻辑函数的公式化化简

2.卡诺图化简方法

第四章 VHDL

本章需掌握 VHDL 的基本结构、基本语句，学会利用 VHDL 编程进行电路仿真设计。本章的难点是利用 VHDL 语言进行电路仿真程序编写。

（一）VHDL 的基本结构和基本语句（重点）识记：1.VHDL 的基本结构

2.VHDL 的基本语句（二）VHDL 的要素和描述风格（次重点）

理解：1.VHDL 的要素

2.VHDL 的描述风格应用：利用 VHDL 语言进行电路设计

第五章 逻辑门电路

本章旨在掌握常用逻辑门电路（与门、或门、非门等）工作原理、电气特性， 理解其在数字电路中的核心地位。本章的难点是掌握逻辑门电路的开关特性。

（一）基本逻辑门电路（重点）识记：基本逻辑门电路理解：1.二极管的开关特性

2.晶体管的开关特性

3.场效应管的开关特性

4.二极管门电路

5.晶体管非门电路

（二）TTL 集成逻辑门电路（次重点）

理解：1.TTL 与非门的基本结构和工作原理

2.TTL 门电路的性能参数

3.TTL 非门、或非门和与或非门（三）CMOS 门电路（一般）

理解：1.CMOS 反相器

2.CMOS 传输门（四）TTL 与 CMOS 电路接口原则（一般）

理解：1.TTL 电路驱动 CMOS 电路

2.CMOS 电路驱动 TTL 电路（五）其他类型逻辑门电路（一般）

理解：1.ECL 门电路

2.I2L 门电路

第六章 组合逻辑电路

本章需学会组合逻辑电路设计方法，掌握编码器、译码器等常用电路功能与应用，能独立设计中等规模组合逻辑电路。本章的难点是利用常用的各种编码器、译码器、比较器等来进行组合逻辑电路设计。

（一）组合逻辑电路的特点及功能描述（重点）识记：1.组合逻辑电路的特点

2.小规模集成电路（SSI）

3.中规模集成电路（MSI）

（二）采用 SSI 的组合逻辑电路的分析与设计（重点）

应用：1.采用 SSI 的组合逻辑电路的分析

2.采用 SSI 的组合逻辑电路的设计（三）常用的 MSI 组合逻辑电路（重点）

理解：1.半加器

2.全加器

3.译码器

4.编码器

5.数据分配器

6.数据选择器

7.数值比较器

8.奇偶校验电路

应用：1.设计普通编码器

2.设计优先编码器

3.利用译码器来构成数据分配器

4.设计多位数值比较器（四）采用 MSI 的组合逻辑电路的分析与设计（重点）

应用：1.MSI 的组合逻辑电路的设计

2.MSI 的组合逻辑电路的分析（五）组合逻辑电路的竞争-冒险（一般）识记：组合逻辑电路竞争-冒险现象理解：消除冒险现象的方法

第七章 集成触发器

本章要求掌握触发器工作原理、特性方程，为后续的时序电路设计打好基础。

本章的难点是掌握常用的各种触发器的特性方程和利用公式法、图表法进行逻辑功能转换。

（一）基本 RS 触发器（重点）识记：基本 RS 触发器的现态、次态、特性表和特性方程理解：1.基本 RS 触发器电路组成和工作原理

2.基本 RS 触发器描述方法（二）同步触发器（重点）识记：1.同步触发器

2.时钟脉冲

理解：1.同步 RS 触发器

2.同步 D 触发器

3.同步 JK 触发器

4.同步 T，T’触发器（三）边沿触发器（重点）识记：边沿触发器理解：1.边沿 JK 触发器

2.边沿 D 触发器应用：利用边沿触发器进行电路设计（四）触发器逻辑功能的转换（重点）

应用：1.公式法转换

2.图表法转换

第八章 时序逻辑电路

本章要求掌握时序逻辑电路的设计方法、寄存器、计数器等时序电路设计要点。

本章的难点是时序逻辑电路的分析和计数器电路的设计。

（一）时序逻辑电路的特点及功能描述（重点）识记：1.时序逻辑电路

2.同步时序电路

3.异步时序电路

（二）时序逻辑电路分析（重点）

应用：根据已知的时序逻辑电路图进行分析（三）寄存器（重点）识记：1.寄存器

2.移位寄存器

3.顺序脉冲

理解：1.寄存器电路工作原理

2.移位寄存器电路工作原理应用：1.环形计数器

2.扭环形计数器

（四）计数器（重点）识记：1.计数

2.加法计数器

3.减法计数器

4.二进制计数器

5.二十进制计数器

6.任意 N 进制计数器理解：1.同步计数器电路工作原理

2.异步计数器电路工作原理应用：任意进制计数器的构成方法（五）时序逻辑电路的设计（重点）

应用：同步时序逻辑电路的设计

第九章 脉冲产生与整形电路

本章需了解多谐振荡器、单稳态触发器、施密特触发器的工作原理。本章的难点是 555 定时器电路工作原理以及应用。

（一）555 定时器（重点）识记：555 定时器特点和用途理解：555 定时器电路工作原理

（二）施密特触发器原理及应用（重点）识记：施密特触发器特点和用途理解：施密特触发器电路工作原理

（三）单稳态触发器原理及应用（次重点）识记：单稳态触发器特点和用途理解：单稳态触发器电路工作原理

（四）多谐振荡器原理及应用（一般）识记：多谐振荡器特点和用途理解：多谐振荡器电路工作原理

第十章 半导体存储器

本章需了解顺序存储器的结构和工作原理，掌握 ROM 和 RAM 的类型、工作原理和特点。

（一）半导体存储器概述（重点）识记：半导体存储器的特点与应用

（二）顺序存储器（次重点）识记：顺序存储器的特点和用途

（三）随机存储器（次重点）识记：1.随机存储器的特点和用途

2.静态随机存储器

3.动态随机存储器

（四）只读存储器（次重点）识记：1.只读存储器的特点和用途

2.固定只读存储器

3.可编程只读存储器

4.可擦除可编程只读存储器

5.电可擦除可编程只读存储器

6.快闪存储器

（五）存储器容量的扩展（次重点）

理解：1.字扩展方式

2.字位同时扩展方式

第十一章 数模和模数转换器

本章需掌握数模转换器和模数转换器的基本工作原理及其分类，能够使用典型数模及模数转换器进行常规模数与数模接口电路设计。本章的难点是如何利用 DAC 和 ADC 进行电路设计。

（一）数模转换器（次重点）识记：1.数模转换

2.分辨率

3.转换误差

4.转换时间

理解：1.数模转换的表示

2.DAC 的一般构成（二）集成 DAC 及其应用（一般）

理解：集成 DAC 在数字系统中的应用（三）模数转换器（次重点）识记：1.模数转换

2.分辨率

3.转换误差

4.转换速度

理解：模数转换的步骤（四）集成 ADC 及其应用（一般）

理解：集成 ADC 在数字系统中的应用

第十二章 可编程逻辑器件及其

应用本章 需了 解可 编程 逻辑 器件 FPGA/CPLD 的工 作原 理及 其分 类 ， 掌握 FPGA/CPLD 的开发流程进行应用设计。

（一）可编程逻辑器件概述（重点）识记：1.可编程逻辑器件的发展历程

2.可编程逻辑器件的分类（二）简单 PLD 的可编程原理（一般）

理解：简单的 PLD 的电路结构（三）CPLD 与 FPGA 的基本结构（一般）

理解：1.CPLD 结构

2.FPGA 结构

3.FPGA 和 CPLD 的比较

第十三章 数字系统设计基础

本章需了解数字系统的基本概念，理解数字系统的基本构成及各部分的功能。

（一）数字系统概述（重点）识记：1.数字系统的优点

2.数字系统的基本构成（二）数字系统的设计方法（次重点）识记：1.传统的数字系统的设计方法

2.基于 EDA 的现代数字系统的设计方法（三）数字系统设计举例（一般）识记：数字系统的设计步骤

第三部分有关说明与实施要求

一、考核的能力层次表述

本大纲在考核目标中，按照“识记”“理解”“应用”三个能力层次规定其应达到的能力层次要求。各能力层次为递进等级关系，后者必须建立在前者的基础上， 其含义是：识记：能知道有关的名词、概念、知识的含义，并能正确认识和表述，是低层次的要求。

理解：在识记的基础上，能全面把握基本概念、基本原理、基本方法，能掌握有关概念、原理、方法的区别与联系，是较高层次的要求。

应用：在理解的基础上，能运用基本概念、基本原理、基本方法联系学过的多个知识点分析和解决有关的理论问题和实际问题，是最高层次的要求。

二、教材

指定教材：《数字逻辑设计基础》，何建新，高等教育出版社，2019 年版

三、

自学方法指导

1．在开始阅读指定教材某一章之前，先翻阅大纲中有关这一章的考核知识点及对知识点的能力层次要求和考核目标，以便在阅读教材时做到心中有数，有的放矢。

2．阅读教材时，要逐段细读，逐句推敲，集中精力，吃透每一个知识点，对基本概念必须深刻理解，对基本理论必须彻底弄清，对基本方法必须牢固掌握。

3．在自学过程中，既要思考问题，也要做好阅读笔记，把教材中的基本概念、原理、方法等加以整理，这可从中加深对问题的认知、理解和记忆，以利于突出重点，并涵盖整个内容，可以不断提高自学能力。

4．完成书后作业和适当的辅导练习是理解、消化和巩固所学知识，培养分析问题、解决问题及提高能力的重要环节，在做练习之前，应认真阅读教材，按考核目标所要求的不同层次，掌握教材内容，在练习过程中对所学知识进行合理的回顾与发挥，注重理论联系实际和具体问题具体分析，解题时应注意培养逻辑性，针对问题围绕相关知识点进行层次（步骤）分明的论述或推导，明确各层次（步骤）间的逻辑关系。

四、对社会助学的要求

1．应熟知考试大纲对课程提出的总要求和各章的知识点。

2．应掌握各知识点要求达到的能力层次，并深刻理解对各知识点的考核目标。

3．辅导时，应以考试大纲为依据，指定的教材为基础，不要随意增删内容，以免与大纲脱节。

4．辅导时，应对学习方法进行指导，宜提倡“认真阅读教材，刻苦钻研教材，主动争取帮助，依靠自己学通”的方法。

5．辅导时，要注意突出重点，对考生提出的问题，不要有问即答，要积极启发引导。

6．注意对考生能力的培养，特别是自学能力的培养，要引导考生逐步学会独立学习，在自学过程中善于提出问题，分析问题，做出判断，解决问题。

7．要使考生了解试题的难易与能力层次高低两者不完全是一回事，在各个能力层次中会存在着不同难度的试题。

8．助学学时：本课程共 4 学分，建议总课时 72 学时，其中助学课时分配如下：

章次章节名称学时

第一章

概述

第二章

数制和码制

第三章

逻辑代数基础

第四章

VHDL

第五章

逻辑门电路

第六章

组合逻辑电路

第七章

集成触发器

第八章

时序逻辑电路

第九章

脉冲产生与整形电路

第十章

半导体存储器

第十一章

数模和模数转换器

第十二章

可编程逻辑器件及其应用

第十三章

数字系统设计基础合计

五、关于命题考试的若干规定

1．本大纲各章所提到的内容和考核目标都是考试内容。试题覆盖到章，适当突出重点。

2. 试卷中“识记”“理解”“应用” 试题比例分别设为 30%、40%、30%。

3. 试题难易度按容易、中等、难 3:4:3 比例分配，合理区分考生知识掌握水平。

4. 各类考核点占比为：重点 60%、次重点 30%、一般 10%。

5. 试题类型一般分为：单项选择题、多项选择题、填空题、简答题、分析和设计题。

6. 考试采用闭卷笔试，时长 150 分钟，满分 100 分，60 分及格。

六、题型示例（样题）

一、单项选择题

（本大题共 20 小题，每小题 1 分，共 20 分）在每小题列出的四个备选项中只有一个是符合题目要求的，请将其选出并将“答题卡”上的相应字母涂黑。错涂、多涂或未涂均无分。

1. 在逻辑电路中，实现 “有 1 出 0，全 0 出 1” 功能的门电路是

2.

A. 与门 B. 或门 C. 非门 D. 与非门 B.

二、多项选择题

（本大题共 5 小题，每小题 2 分，共 10 分）在每小题列出的五个备选项中至少有两个是符合题目要求的，请将其选出并将“答题卡”上的相应字母涂黑。错涂、多涂、少涂或未涂均无分。

21.下列关于同步二进制计数器（例如使用 JK 触发器实现的模 16 计数器）的描述中，正确的有 A. 计数器属于组合逻辑电路，其输出仅由当前输入决定。

B. 计数器电路中每个触发器的次态取决于其自身的 J、K 输入，而 J、K 输入通常由低位触发器的输出（Q 和 Q’）通过组合逻辑电路（如门电路）产生。

C. 计数器的模值（如模 16）是由其组合逻辑部分直接决定的，与触发器的数量无关。

D. 计数器本质上是一个有限状态机（FSM），其状态由所有触发器的输出 Q 共同表示。

E. 计数器的清零（Reset）功能如果是异步实现的，则清零信号有效时，计数器会立即回到初始状态，无需等待时钟边沿。

三、填空题

（本大题共 10 小题，每小题 1 分，共 10 分）

26．8421BCD 码 “1001” 表示的十进制数是 ______。

四、简答题

（本大题共 5 小题，每小题 6 分，共 30 分）

36．简述 RS 触发器的逻辑功能。

五、分析和设计题

（本大题共 3 小题，每小题 10 分，共 30 分）

41．请设计一个 3 位二进制加法器，要求写出设计步骤并画出电路图。